SK Hynix stellt CPO-Roadmap vor: Optische Interconnect-Technologie erstmals auf Speicherschnittstellen ausgeweitet

TradingKey – Am 20. August 2026 hat SK Hynix (SKHY) in Zusammenarbeit mit mehreren Institutionen, darunter die University of Virginia und das Massachusetts Institute of Technology, ein Paper im renommierten Fachjournal Nature Electronics veröffentlicht und dabei erstmals systematisch seine Technologieroadmap für Co-Packaged Optics (CPO) offengelegt.

Angetrieben von den beiden positiven Katalysatoren der Veröffentlichung der CPO-Roadmap und eines Aktienrückkaufplans im Umfang von 40 Billionen KRW (ca. 28,6 Milliarden US-Dollar) schlossen die südkoreanischen Aktien von SK Hynix mit einem Tagesplus von 12,73 % bei 1,691 Millionen KRW.

[Quelle: SKhynix]

[Quelle: TradingView]

In der Studie wird darauf hingewiesen, dass mit der Expansion von KI-Clustern von einzelnen Chips hin zu ultragroßen Clustern aus Tausenden von GPUs und HBMs die Datenübertragung zwischen den Racks zu einem neuen Engpass wird.

Daten zeigen, dass die Rechenleistung alle zwei Jahre um etwa das Dreifache steigt, während die Interconnect-Bandbreite im selben Zeitraum nur um etwa das 1,4-Fache zunimmt. Diese sich vergrößernde Lücke bildet einen Engpass, der als „Bandbreitenmauer“ bezeichnet wird. Die Studie stuft CPO als entscheidenden Pfad ein, um diesen Engpass zu durchbrechen.

Darüber hinaus schlägt die Studie eine langfristige, „optikzentrierte“ Architekturvision vor. Das Besondere an dieser Vision ist, dass derzeitige CPO-Lösungen primär optische Verbindungen zwischen Prozessoren und Racks adressieren, SK Hynix jedoch darauf abzielt, optische Verbindungen bis auf die Speicherschnittstelle auszuweiten.

Durch die direkte Verbindung von Prozessor-Ressourcenpools und Speicher-Ressourcenpools über photonische Interposer können mehrere KI-Beschleuniger denselben hochkapazitiven Speicherpool gemeinsam nutzen und so bestehende physikalische Packaging-Grenzen durchbrechen.

Das Forschungsteam legte zudem konkrete technische Spezifikationen für die KI-Infrastruktur der nächsten Generation fest: eine Bandbreite von mehr als 100 Tbit/s pro Knoten, einen Energieverbrauch von unter 1 pJ/Bit und eine Chip-zu-Chip-Latenz von weniger als 10 Nanosekunden.

Die Studie skizziert zudem den Entwicklungspfad von 2D-Packaging über 2,5D-Interposer bis hin zur heterogenen 3D-Integration und führt zentrale technische Herausforderungen auf, die für eine Kommerzialisierung bewältigt werden müssen.

Seung-Hoon Hong, Leiter des AI Infrastructure Teams von SK Hynix, erklärte, dass sich Speicherhersteller von Anbietern einzelner Komponenten zu Partnern entwickeln, die Kunden mithilfe von Technologien wie CPO dabei unterstützen, die Wettbewerbsfähigkeit des Gesamtsystems zu steigern.

Kyusang Lee, Professor an der University of Virginia, betonte direkt, dass egal wie leistungsfähig Rechenchips sind, die Gesamtsystemleistung nicht steigen kann, wenn die Datenübertragung zwischen den Chips nicht mithält. Dies mache den Ersatz von Kupferverbindungen – die an naturgemäße physikalische Grenzen stoßen – durch optische Verbindungen zu einem unvermeidlichen Weg; der Kern der gesamten Forschung sei ein „optikzentriertes“ Co-Design, das Speicherbausteine, Controller, optische Komponenten und Packaging als einheitliches System behandelt.