SK하이닉스, CPO 로드맵 공개: 광 인터커넥트 기술 메모리 인터페이스로 최초 확장

TradingKey - 2026년 8월 20일, SK하이닉스(SKHY)는 버지니아 대학교 및 매사추세츠 공과대학교를 포함한 여러 기관과 협력하여 세계적 권위의 학술지 네이처 일렉트로닉스(Nature Electronics)에 논문을 게재하고, 공동 광학 패키징(CPO) 기술 로드맵을 최초로 체계적으로 공개했다.

CPO 로드맵 공개와 40조 원(약 286억 달러) 규모의 자사주 매입 계획이라는 두 가지 호재에 힘입어, SK하이닉스의 한국 증시 주가는 이날 12.73% 상승한 169만 1,000원에 장을 마감했다.

[출처: SK하이닉스]

[출처: TradingView]

해당 논문은 AI 클러스터가 단일 칩에서 수천 개의 GPU와 HBM으로 구성된 초대형 클러스터로 확장됨에 따라 랙 간 데이터 전송이 새로운 제약 요인이 되고 있다고 지적한다.

데이터에 따르면 연산 능력은 2년마다 약 3배 증가하는 반면, 같은 기간 상호연결 대역폭은 약 1.4배 증가하는 데 그쳤다. 이러한 격차 확대는 '대역폭의 벽(bandwidth wall)'이라는 병목 현상을 형성한다. 논문은 CPO를 이러한 병목 현상을 돌파하기 위한 핵심 경로로 제시한다.

나아가 논문은 '광학 중심(optics-centric)'의 장기적 아키텍처 비전을 제안한다. 기존 CPO가 주로 프로세서와 랙 간의 광 상호연결을 다루는 반면, SK하이닉스는 광 상호연결을 메모리 인터페이스까지 확장하는 것을 목표로 한다는 점이 이 비전의 독특한 부분이다.

포토닉 인터포저(photonic interposer)를 통해 프로세서 자원 풀과 메모리 자원 풀을 직접 연결함으로써, 여러 AI 가속기가 동일한 대용량 메모리 풀을 공유할 수 있어 기존의 물리적 패키징 한계를 돌파할 수 있다.

연구진은 차세대 AI 인프라를 위한 구체적인 기술 사양도 설정했다. 단일 노드 대역폭 100Tb/s 초과, 에너지 소비량 1pJ/bit 미만, 칩 간 지연 시간 10나노초 미만 등이다.

또한 논문은 2D 패키징에서 2.5D 인터포저, 나아가 3D 이종 집적(heterogeneous integration)으로 이어지는 진화 경로를 설명하고, 상용화를 위해 극복해야 할 주요 기술적 과제들을 나열한다.

홍승훈 SK하이닉스 AI 인프라 팀장은 메모리 기업이 단일 부품을 제공하는 단계에서 벗어나 CPO와 같은 기술을 통해 고객의 전체 시스템 경쟁력 향상을 돕는 파트너로 진화하고 있다고 밝혔다.

이규상 버지니아 대학교 교수는 연산 반도체가 아무리 뛰어날지라도 칩 간 데이터 전송이 이를 뒷받침하지 못하면 전체 시스템 성능을 향상시킬 수 없다며, 본질적인 물리적 한계에 직면한 구리 상호연결을 광 상호연결로 교체하는 것은 피할 수 없는 경로라고 단언했다. 또한 전체 연구의 핵심은 메모리 소자, 컨트롤러, 광학 소자, 패키징을 하나의 통합 시스템으로 다루는 '광학 중심'의 공동 설계(co-design)라고 설명했다.