韬定律重构后摩尔时代？港股产业链有何看点

全球半导体产业半个世纪以来，始终锚定“摩尔定律”的迭代节奏——即集成电路上可容纳的晶体管数量大约每两年翻一番，以晶体管尺寸微缩、先进制程升级为核心逻辑，推动芯片性能持续突破，在降低计算成本的同时提供更强大的计算性能。

但在AI高速发展推动智能芯片蜕变的当下，3nm、2nm乃至更先进制程的研发与量产，已然触碰物理极限与天价成本的双重天花板，叠加全球地缘技术封锁，传统芯片升级路径陷入瓶颈。

在此行业变革的关键节点，华为于5月25日正式提出“韬定律”。

“韬定律”到底是什么？

要理解“韬定律”，先要明白芯片的工作原理。

芯片处理数据，依靠电信号在晶体管与金属导线之间传输。信号的传输与翻转延迟，直接决定芯片运行速度：信号延迟越小，芯片运算效率越高；延迟越大，性能提升就越受限。

在电路理论中，信号切换的快慢用一个叫作“τ”（希腊字母，读音近似“韬”）的时间常数来衡量，公式为τ=电阻R x 电容C。

晶体管的电容C主要来源于栅极与沟道构成的平行极板结构，晶体管越小，这个极板的面积就越小，电容自然就降下来了；同样，晶体管做小后，电流需要流过的沟道长度（源极到漏极的距离）变短了，导线连接的长度也变短，导体越短，电阻R就越小。这两个系数越小，信号延时τ值就越小。τ数值越小，信号翻转越快，芯片能达到的工作效率也就越高。

过去数十年，芯片行业主要依靠缩小晶体管尺寸来降低τ：晶体管微型化后，平面走线长度缩短，延迟自然下降。这一持续缩小尺寸的路线，就是大家熟知的摩尔定律，行业沿着这条路走了近五十年。

摩尔定律的本质是几何维度的物理升级，依靠EUV光刻机等顶尖设备，不断缩小晶体管体积，在单一平面芯片上集成更多元器件，以此实现算力、性能的提升。

但这种模式的弊端在近年彻底凸显：一方面，晶体管尺寸逼近原子量级，量子隧穿、漏电等物理问题无法彻底解决，性能提升边际效应大幅递减；另一方面，先进制程的产线建设、研发成本呈指数级上涨，商业化性价比持续走低，摩尔定律似乎正走向生命周期的末端。

基于此，华为提出了全新思路：既然平面“缩小尺寸”的路径走到了瓶颈，不妨把二维平面架构升级为三维立体架构，这也是韬定律的核心逻辑——不再死磕晶体管的物理尺寸，而是通过多层立体堆叠、垂直互联，大幅缩短信号传输的物理路径，从根源降低整体电阻与寄生电容，减少信号延迟，实现性能提升。

用通俗的比喻来讲：如果把芯片比作一座城市，摩尔定律是在有限土地上不断把建筑做小、排布更密集；而韬定律则是搭建立体交通与垂直通道，不靠缩小建筑，而是缩短单元之间的通行距离，让数据“车流”通行效率大幅跃升。

技术难度：光鲜背后的巨大挑战

任何革命性技术都有代价。上述韬定律的“逻辑折叠”将芯片从二维变成三维，听起来很美，但在工程层面面临重大挑战。

第一大挑战：散热！

传统平面芯片的热量可以直接从背面散发。可一旦把芯片上下堆叠，夹在中间的芯片就成了“夹心层”，热量无法向外扩散，只能依靠上下两层传导。每多叠一层，散热难度就翻一倍热传导的阻碍就大幅增加，散热压力陡增。

目前主流商用CPU、GPU大多采用2层芯片堆叠的方案，3层堆叠或仍仅停留在小批量试产与研发阶段，苹果M3 Ultra也只是两颗芯片并列布局的2.5D架构，未做多层上下堆叠。若继续增加堆叠层数，芯片局部的功耗密度会飙升至惊人水平。这般高强度发热，连配备专业散热系统的服务器也会束手无策，可能需要结合高导热界面材料、VC均热板、封装级乃至芯片级微通道液冷技术。

第二大挑战：良率与工艺难题。

多层堆叠对工艺精度的要求极高，双层电路的复杂度倍增，每增加一层，良率就明显下降。多层硅片的精准对位、TSV通孔互连、不同材质层间的热胀冷缩适配，对封装工艺精度提出了极致要求，微小的工艺偏差就会导致芯片失效，需要数年时间才能验证其长期可靠性。

良率管控直接决定量产成本与商业化能力。这也是台积电（TSM.US）、三星等先进制程厂商早放弃多重曝光技术的原因之一——不是技术做不到，是成本上根本不划算。

第三大挑战：配套生态的短板。

电子设计自动化（EDA）软件是芯片设计的基石。传统的EDA工具主要针对单颗平面芯片进行设计，而“韬定律”要求的协同优化跨越了芯片、封装、电路板乃至整机系统，涉及信号、电源、热、力学等多个物理场的联合分析。目前国内在这一关键的系统级EDA领域仍是薄弱环节。工具的缺失或不成熟，会直接导致设计周期拉长、潜在BUG增多以及研发成本高企。

第四大挑战：绝对性能上限仍受制程约束。

“韬定律”实现的是“等效密度”和“等效性能”，而非物理制程的真正突破。它通过架构创新让成熟制程跑出顶尖速度，但在绝对的物理极限上，仍受到现有制程工艺的制约。

第五大挑战：短期投入巨大与产业链配套待完善。

从“几何缩微”转向“时间缩微”，或意味着需要在逻辑折叠、3D封装、EDA工具等进行重资产投入。同时，与之配套的产业链，包括专用设备、特殊材料、高端封测等，目前还不够成熟，需要整个上下游花费大量时间打磨和适配。

“韬定律”的可行性

针对最突出的散热和良率挑战，华为似乎有所准备。

在材料层面，华为探索金刚石薄膜散热技术：金刚石热导率约为铜的5倍，如同给芯片贴上高效“散热片”，显著降低热点温度、抑制热堆积，华为在该领域已拥有多项专利与复合导热材料方案，并已正式商用，2026年3月20日起在Mate 80 GTS等旗舰手机及昇腾服务器中落地，而且华为也正与哈工大、厦大团队合作以攻克金刚石低温键合与剥离转接板集成技术，推进芯片级高效散热。

在结构层面，层间微流控与背面供电技术被用来打通垂直散热通道、降低层间热阻。

在系统层面，华为针对高负载数据中心场景部署系统级液冷——例如昇腾910C芯片采用冷板式液冷，冷却效率较传统风冷大幅提升，PUE可降至1.15以下，其定制微流道冷板热阻极低。

这些技术或可共同构成华为应对3D堆叠散热挑战的系统级能力。

更重要的是，“韬定律”或并非停留在纸面上的概念。据华为半导体业务部总裁何庭波介绍，过去六年里，华为基于这一思路已设计和量产381款核心芯片，覆盖手机、AI、汽车、工业等多个领域，在同等制程条件下，实现芯片逻辑密度提升53.5%、能效提升41%、主频性能提升12.7%。

2026年秋季即将发布的麒麟2026，将首次完整采用逻辑折叠技术（双层逻辑叠加）。按照规划，到2031年，基于“韬定律”的高端芯片将实现等效1.4纳米制程的晶体管密度，为后摩尔时代的半导体发展提供一条系统级解决路径。

整体而言，“韬定律”具备绝对的技术可行性与长期成长性，短期的工程难点并非无法突破，反而推动产业竞争焦点从光刻机这样的高端设备转向封装工艺、热管理、高端材料、系统设计等，而这恰好是国内半导体产业链布局最完善、迭代速度最快的赛道，或为港股本土产业链企业带来了绝佳的替代机遇。

哪些港股及拟赴港上市公司可从中获益？

“韬定律”的落地，绝非华为一家公司的事情。逻辑折叠和3D先进封装需要完整的产业链支撑，从上游的EDA软件、晶圆制造、封装测试，到中游的材料供应、散热方案，再到下游的设备分销和系统集成，每个环节或可迎来新的增长空间。

1）先进封装——韬定律最核心的直接受益环节

盛合晶微（688820.SH）和长电科技（600584.SH）或是最大得益者之一。其中盛合晶微今年4月才在A股科创板上市的盛合晶微，现价229元人民币已较其发行价19.68元高出接近11倍。由长电科技前高管团队创立的芯德半导体，被业界称为“翻版小长电”，已递表港交所。

2）晶圆制造——成熟制程成后摩尔时代黄金产能

成熟制程代工是“韬定律”产业落地的核心底座，或可摆脱过去“低端制程”的标签，成为后摩尔时代的黄金产能。中芯国际（00981.HK）依托N+2、N+3，成熟度已达到稳定量产阶段，无需依赖EUV光刻机，或适配“韬定律”的技术路线。

港股老牌龙头华虹半导体（01347.HK）具备14/28nm成熟制程代工能力，产能充足，在功率器件、嵌入式存储、MCU等领域优势显著，深度参与华为海思芯片供应链，支持基于Chiplet和先进封装的算力方案，或可得益。

拟赴港上市的晶合集成，聚焦14nm、28nm成熟制程，在显示驱动、电源管理芯片领域优势突出，或可匹配“韬定律”体系下各类中端芯片的量产需求，应可受益于成熟制程产能紧缺的行业红利。

3）EDA软件、IP与智能制造——全栈技术迭代的底层基石

赛美特信息是华为哈勃战略投资的企业，已递表港交所。该公司是国内首家且唯一一家全自动CIM（计算机集成制造）解决方案通过多家12英寸晶圆厂验证并量产的供应商，为半导体行业提供全栈式计算机集成制造解决方案，客户覆盖全国前八大晶圆厂中的六家、前三大半导体硅片厂以及前三大封测厂。华为哈勃持有赛美特约4.34%的股份，IPO前最新投后估值约73亿元人民币。随着华为及其合作伙伴大规模扩产，赛美特的CIM软件需求有望持续攀升。

在EDA与芯片IP核心领域，国内头部芯片IP与定制化设计服务商芯原股份（688521.SH）已递表港交所，已成熟推出3DIC专属设计IP与配套服务，或可适配芯片设计从二维平面向三维立体迭代的全新范式。

4）热管理赛道——破解3D叠堆核心瓶颈

3D堆叠带来的高热密度问题，推动液冷散热、高导热界面材料、VC均热板成为芯片量产的刚需配置。瑞声科技（02018.HK）是华为终端散热模组的重要供应商，也布局AI服务器液冷，在VC均热板、精密热管领域技术成熟，其散热业务2025年收入达16.7亿元人民币、同比增长超410.9%。

5）半导体材料和电子材料——堆叠工艺与散热痛点

今年3月底在港股上市的瀚天天成（02726.HK）是全球最大的碳化硅外延片供应商，华为哈勃也是它的大股东之一。碳化硅外延是第三代半导体的核心材料，在功率转换领域应用成熟，并逐步在AI芯片散热方向发挥关键作用。在华为供应链加持和AI算力散热赛道持续扩张的背景下，公司有望继续巩固行业领先地位。

“韬定律”的立体架构与高频高速信号传输需求，对低损耗、高稳定性、高导热的电子材料提出了更高要求。2026年5月递表港交所的宏和科技（603256.SH），专注低Dk/Df高速电子布、低CTE基板材料，是国内唯二实现第二代低Dk/Df布批量稳定供货、唯一具备量产全系列低CTE布能力的企业，产品广泛应用于华为高端手机主板及芯片封装基板，应是3D堆叠芯片高频互连的核心基础材料。

6）存储接口与AI芯片设计——终端与算力端

韬定律的3D堆叠技术革新，或带动高带宽存储、高速接口芯片需求爆发，并推动适配全新架构的AI芯片快速迭代。存储与接口芯片赛道中，澜起科技（06809.HK），作为全球DDR5内存接口芯片龙头，其DDR5内存接口芯片、PCIe Retimer及CXL MXC等多款核心互连产品已进入华为昇腾AI服务器供应链，深度绑定华为昇腾生态，随着3D堆叠技术普及、高端算力芯片迭代升级，核心互连芯片有望迎来量价齐升。

在AI芯片设计领域，爱芯元智（00600.HK），专注端侧与边缘AI推理芯片，其自研NPU架构或可适配“韬定律”时间缩微、逻辑折叠带来的低延迟、高算力特性。

结语

摩尔定律走到极限之后，下一步该怎么走？

英特尔（INTC.US）在做Foveros 3D封装，AMD（AMD.US）在做3D V-Cache，台积电在做SoIC，三星做X-Cube——全球的顶级半导体巨头都在往立体堆叠的方向发展。从这个角度看，华为的韬定律其实是在和全球最顶尖的同行们走在同一条大路上，只不过路况不同、起点不同罢了。

对投资者而言，“韬定律”打开了一个值得长期观察的新赛道——先进封装、高端散热、智能制造的国产替代，正在从“概念”变成“业绩”。科技竞争终有胜负，但半导体作为现代工业的核心基础设施，其在资本市场的长期叙事才刚刚开始。